Samsung presenta memorias 3D con más de 400 capas para acelerar sistemas de IA.

Más de 400 capas unidas en dos obleas

Samsung presentó V10 Bonding V-NAND, o BV-NAND, durante la conferencia Future of Memory and Storage celebrada en Santa Clara. El prototipo supera las 400 capas de celdas y utiliza una arquitectura de unión de obleas. En lugar de fabricar todas las funciones dentro de una única estructura progresivamente más compleja, el proceso permite producir por separado la matriz de memoria y los circuitos periféricos para unirlos después con gran precisión. 

La compañía sostiene que V10 incrementa aproximadamente un 58 % la densidad respecto de V9. También promete mejoras en lectura, escritura y entrada y salida. Esas cifras proceden de Samsung y describen el prototipo presentado; todavía no constituyen mediciones independientes de productos comerciales fabricados en grandes volúmenes. El rendimiento final dependerá del controlador, la interfaz, el número de chips y la capacidad para obtener suficientes unidades válidas de cada oblea.

La memoria NAND conserva datos sin alimentación eléctrica y se utiliza en teléfonos, ordenadores, unidades SSD y centros de datos. Los sistemas de IA necesitan guardar modelos, bases documentales, resultados intermedios y grandes colecciones de información. Aunque el cálculo principal se ejecute en aceleradores y memoria HBM, el almacenamiento determina la rapidez con la que los datos llegan al sistema y el coste de mantenerlos disponibles.

Samsung introdujo la primera V-NAND comercial en 2013. La idea consiste en apilar celdas verticalmente para aumentar capacidad sin reducir indefinidamente su tamaño horizontal. Cada generación añade capas, pero un mayor número complica perforaciones, uniformidad, tiempos de fabricación y control de defectos. La unión de obleas busca separar procesos y reducir algunos de esos límites, aunque añade una etapa de alineación y conexión extremadamente precisa.

zHBM coloca la memoria encima del acelerador

La segunda propuesta, denominada zHBM, modifica la disposición habitual de la memoria de gran ancho de banda. En los sistemas actuales, varios bloques HBM se instalan junto al procesador de IA sobre un sustrato común. Samsung plantea apilar la memoria directamente encima del acelerador para acortar el recorrido de las señales. La menor distancia puede aumentar el ancho de banda y reducir parte de la energía empleada para mover información.

Samsung calcula que un sistema de interfaz de próxima generación basado en zHBM podría ofrecer alrededor de ocho veces el rendimiento de HBM5. Con tecnologías futuras de unión de obleas, afirma que podría superar en más de diez veces su densidad, triplicar la eficiencia energética y reducir la resistencia térmica más de la mitad. Son objetivos de diseño anunciados por el fabricante, no especificaciones garantizadas de un producto disponible.

Apilar memoria sobre un procesador presenta un problema térmico. Los aceleradores consumen centenares o miles de vatios y producen calor concentrado, mientras las memorias deben mantenerse dentro de límites de temperatura para conservar estabilidad y vida útil. Disminuir la resistencia térmica será imprescindible para evitar que las capas superiores actúen como aislante o que una avería obligue a desechar un conjunto completo de componentes costosos.

La arquitectura permitiría insertar propiedad intelectual personalizada en una capa intermedia entre memoria y acelerador. Un cliente podría incorporar circuitos de control, seguridad o procesamiento especializado. Esa flexibilidad acerca el producto a un sistema tridimensional compuesto por varios chiplets. También aumenta la dificultad de establecer estándares, probar cada elemento y asignar responsabilidades cuando los componentes proceden de proveedores diferentes.

NAND de baja latencia para la IA en el borde

Samsung mostró además zNAND-O, una arquitectura de almacenamiento de alto rendimiento desarrollada sobre V-NAND. La compañía trabaja en versiones de cuatro y ocho capas orientadas a reducir latencia y mejorar las operaciones de entrada y salida. El producto está pensado para sistemas de IA situados cerca del lugar donde se generan los datos, como fábricas, vehículos, redes de telecomunicaciones o equipos médicos.

La computación en el borde no siempre puede enviar toda la información a una nube distante. La latencia de la conexión, el coste de transferencia, la privacidad o la necesidad de seguir funcionando sin internet favorecen el procesamiento local. Una memoria NAND más rápida puede almacenar modelos y datos cerca del acelerador, aunque no sustituye a la DRAM o HBM durante las operaciones que necesitan el máximo ancho de banda.

La empresa también exhibió HBM4E, HBM5, LPDDR5X-PIM y unidades empresariales PM1763 y BM1773. LPDDR5X-PIM incorpora capacidad de procesamiento dentro de la memoria para reducir traslados de datos. Samsung empezó a producir HBM4 en febrero y envió muestras de HBM4E a clientes en mayo, según su comunicado. Una muestra requiere todavía pruebas y homologación antes de generar ventas comerciales amplias.

La combinación de memoria, fabricación lógica y encapsulado permite a Samsung proponer soluciones integradas. El grupo compite con SK Hynix en HBM y con empresas como Micron y Kioxia en memoria, mientras su fundición intenta recuperar terreno frente a TSMC. Ofrecer varios componentes bajo un mismo proveedor puede acortar el desarrollo, pero los clientes exigirán rendimiento de fabricación, suministro y compatibilidad antes de comprometer arquitecturas enteras.

De los conceptos a la producción industrial

Reuters vincula el anuncio con la expansión de la inferencia, fase en la que los modelos generan respuestas para usuarios y aplicaciones. Millones de consultas simultáneas requieren mantener pesos, datos y cachés accesibles. La demanda deja de concentrarse solamente en entrenamientos ocasionales y se extiende a servicios continuos, aumentando el interés por almacenamiento denso, rápido y energéticamente eficiente. 

Samsung afirmó la semana anterior que los contratos de largo plazo podrían cubrir entre el 60 % y el 70 % de sus ventas futuras de memoria. Los inventarios de DRAM y NAND se mantienen por debajo de sus niveles históricos, según una nota de Citi citada por Reuters. Estas condiciones respaldan la inversión, aunque la industria ha sufrido ciclos de exceso de capacidad cuando varios fabricantes amplían producción simultáneamente.

V10 BV-NAND parece encontrarse más cerca de la industrialización que zHBM y zNAND-O, presentados como modelos conceptuales. Incluso una arquitectura técnicamente válida debe alcanzar buenos rendimientos, costes competitivos y fiabilidad durante miles de horas. La unión de obleas también exige maquinaria, inspección y encapsulado capaces de detectar defectos antes de integrar componentes de elevado valor.

El hecho confirmado es la presentación de V10 BV-NAND y de los conceptos zHBM y zNAND-O. Las más de 400 capas y el aumento de densidad corresponden al prototipo V10; las mejoras de ocho y diez veces pertenecen a objetivos de la futura zHBM. Antes de publicar la versión definitiva convendrá verificar fechas de producción, primeros clientes y resultados independientes. La innovación muestra una dirección industrial, pero no todos los conceptos anunciados están listos para centros de datos.